Tìm ra giải Nhất cuộc thi ‘Thiết kế vi mạch cho đô thị thông minh lần I’

0:00 / 0:00
0:00
SVVN - Vượt qua 39 hồ sơ, dự án “Thiết kế chip Analog Front-end nhiễu thấp tái cấu hình ứng dụng thu nhận tín hiệu từ cảm biến trên công nghệ CMOS 180nm” của anh Phạm Thế Hùng (học viên cao học, khoa Điện tử - Viễn thông, trường ĐH KHTN, ĐHQG TP. HCM, đã đoạt giải Nhất Cuộc thi Thiết kế vi mạch cho đô thị thông minh lần I, do Khu Công nghệ cao TP. HCM chủ trì, phối hợp Thành Đoàn TP. HCM, Sở Thông tin và Truyền thông, Sở Khoa học và Công nghệ TP. HCM, ĐHQG TP. HCM tổ chức.

Đây là cuộc thi thường niên, nhằm tìm kiếm các sản phẩm, ý tưởng thiết kế vi mạch trong bối cảnh TP. HCM tập trung đầu tư phát triển, đẩy mạnh xây dựng đô thị thông minh.

Cuộc thi dành cho sinh viên, học viên tại các trường đại học, cao đẳng, học viện trên toàn quốc. Những dự án đoạt giải cao sẽ được Khu Công nghệ cao TP. HCM hỗ trợ ươm tạo, hướng tới chuyển giao công nghệ sản xuất.

Anh Hùng cho biết, đây cũng là đề tài luận văn tốt nghiệp đạt 10 điểm, được anh thực hiện từ cuối năm 2022 đến tháng 10/2023. Hội đồng từng đánh giá cao đề tài của anh vì đã thiết kế được các mạch điện theo quy trình thiết kế vi mạch tương tự, trong khi thông thường, sinh viên chỉ dừng lại ở bước mô phỏng trên phần mềm. Anh cũng nhận được góp ý về việc giảm kích thước mạch điện, nâng cao trở kháng ngõ vào và giảm hệ số nhiễu để cải thiện hiệu suất mạch điện.

Tìm ra giải Nhất cuộc thi ‘Thiết kế vi mạch cho đô thị thông minh lần I’ ảnh 1

Thế Hùng (thứ ba bên trái) vừa giành giải Nhất Cuộc thi Thiết kế vi mạch cho đô thị thông minh lần I.

Hai tháng sau, Thế Hùng biết đến Cuộc thi Thiết kế vi mạch cho đô thị thông minh lần I và gửi hồ sơ nhưng đồng thời anh vẫn quyết định cải tiến sản phẩm, bổ sung tính năng thu nhận tín hiệu từ cảm biến môi trường cho chip AFE.

“Vì xử lý loại tín hiệu khác nên cấu trúc mạch điện của chip AFE cũng thay đổi. Do đó, ngoài việc giảm kích thước mạch, cải thiện hệ số nhiễu và trở kháng ngõ vào, mình sinh còn thiết kế thêm mạch Reconfigurable Acquisition Circuit (RAC) để chip AFE có thể thu nhận tín hiệu từ cảm biến môi trường”, anh Hùng chia sẻ.

Để chọn được mạch điện này, anh Thế Hùng đã phải thử nghiệm nhiều loại mạch khác nhau. Khi mạch RAC mang lại kết quả tốt nhất, anh mới hoàn thiện sơ đồ nguyên lý và thực hiện mô phỏng trên phần mềm, tiếp đến là thiết kế vật lý, kiểm tra vật lý (DRC/LVS) và mô phỏng sau layout cho toàn bộ chip AFE.

Sau khi được cải tiến, chip AFE có dạng hình chữ nhật với kích thước 516,9 x 670,72 (micrômét). Về cấu trúc, chip có 3 khối chính là RAC, Capacitively Coupled Chopper Instrumentation Amplifier (CCIA) và Programmable Gain Amplifier (PGA).

Mạch RAC có vai trò thu một trong 4 loại tín hiệu từ môi trường (điện áp, dòng điện, điện dung, điện trở) thông qua cảm biến và chuyển đổi thành tín hiệu dạng điện áp để dễ dàng xử lý hơn. Tín hiệu này sẽ đi qua khối CCIA để giảm nhiễu tần số thấp và được khuếch đại nhờ khối PGA. Kết quả là chip AFE cung cấp tín hiệu tương tự ít nhiễu và có biên độ lớn hơn nhiều lần so với tín hiệu thô ban đầu.

Chip AFE có thể xử lý 4 loại tín hiệu từ môi trường, trong khi các sản phẩm trên thị trường thường chỉ xử lý tín hiệu điện áp. Người dùng còn có thể điều chỉnh hệ số khuếch đại của chip AFE với giá trị ngõ ra khác nhau sao cho phù hợp với từng loại cảm biến để thu được tín hiệu tốt nhất.

MỚI - NÓNG

Có thể bạn quan tâm

Điểm chuẩn ngành Truyền thông Đa phương tiện, trường ĐH KHXH&NV (ĐHQG TP. HCM) vẫn thuộc tốp cao nhất

Điểm chuẩn ngành Truyền thông Đa phương tiện, trường ĐH KHXH&NV (ĐHQG TP. HCM) vẫn thuộc tốp cao nhất

SVVN - Hội đồng tuyển sinh trường ĐH KHXH&NV (ĐHQG TP. HCM) đã công bố điểm chuẩn trúng tuyển có điều kiện các phương thức xét tuyển sớm đại học chính quy năm 2024. Đứng đầu trong số này là Truyền thông Đa phương tiện, có điểm chuẩn bằng phương thức xét điểm Đánh giá năng lực, với 963 điểm.